<div dir="ltr">"set system default dataplane cpu-affinity 3-7" is what I have set for my use case. Technically its 5 cores out of 8 total, but 4 are polling cores and 1 manages those 4. Then the control plane is 3 plus the leftover cycles of the 1 manager core.</div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Mon, Feb 22, 2021 at 2:04 PM Etienne Depasquale <<a href="mailto:edepa@ieee.org">edepa@ieee.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div lang="en-MT"><div class="gmail-m_-8938316716366536650WordSection1"><p class="MsoNormal"><span lang="EN-US">Thanks Jared; that's very interesting.<u></u><u></u></span></p><p class="MsoNormal"><u></u> <u></u></p><p class="MsoNormal">Earlier today, I had a private exchange of emails regarding the progressive development of architectures specific to the domain of high-speed networking functions. Your note reinforces the notion that this “hard” partitioning of cores is a key part of the DSA (domain-specific architecture) here.</p><p class="MsoNormal"><u></u> <u></u></p><p class="MsoNormal">Sent from my Windows 10 device</p><p class="MsoNormal"><u></u> <u></u></p><div style="border-right:none;border-bottom:none;border-left:none;border-top:1pt solid rgb(225,225,225);padding:3pt 0cm 0cm"><p class="MsoNormal" style="border:none;padding:0cm"><b>From: </b><a href="mailto:jared@compuwizz.net" target="_blank">Jared Geiger</a><br><b>Sent: </b>Monday, 22 February 2021 20:53<br><b>To: </b><a href="mailto:nanog@nanog.org" target="_blank">NANOG</a><br><b>Subject: </b>Re: DPDK and energy efficiency</p></div><p class="MsoNormal"><u></u> <u></u></p><div><p class="MsoNormal">DANOS lets you specify how many dataplane cores you use versus control plane cores. So if you put a 16 core host in to handle 2GB of traffic, you can adjust the dataplane worker cores as needed. Control plane cores don't stay at 100% utilization. </p><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal">I use that technique plus DANOS runs on VMware (not oversubscribed) which allows me to use the hardware for other VMs. NICS are attached to the VM via PCI Passthrough which helps eliminate the overhead to the VMware hypervisor itself.</p></div><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal">I have an 8 core VM with 4 cores set to dataplane and 4 to control plane. The 4 control plane cores are typically idle only processing BGP route updates, SNMP, logs, etc.</p></div><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal">~Jared</p></div></div><p class="MsoNormal"><u></u> <u></u></p><div><div><p class="MsoNormal">On Sun, Feb 21, 2021 at 11:30 PM Etienne-Victor Depasquale <<a href="mailto:edepa@ieee.org" target="_blank">edepa@ieee.org</a>> wrote:</p></div><blockquote style="border-top:none;border-right:none;border-bottom:none;border-left:1pt solid rgb(204,204,204);padding:0cm 0cm 0cm 6pt;margin-left:4.8pt;margin-right:0cm"><div><p class="MsoNormal">Hello folks,</p><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal">I've just followed a thread regarding use of CGNAT and noted a suggestion (regarding DANOS) that includes use of DPDK.</p></div><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal">As I'm interested in the breadth of adoption of DPDK, and as I'm a researcher into energy and power efficiency, I'd love to hear your feedback on your use of power consumption control by DPDK.</p></div><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal">I've drawn up a bare-bones, 2-question survey at this link: </p></div><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal"><a href="https://www.surveymonkey.com/r/J886DPY" target="_blank">https://www.surveymonkey.com/r/J886DPY</a>. </p></div><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal">Responses have been set to anonymous.</p></div><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal">Cheers,</p></div><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal">Etienne</p></div><div><div><p class="MsoNormal"><u></u> <u></u></p></div><p class="MsoNormal">-- </p><div><div><p class="MsoNormal"><span style="font-family:Tahoma,sans-serif;color:rgb(136,136,136)">Ing. Etienne-Victor Depasquale<br>Assistant Lecturer<br>Department of Communications & Computer Engineering<br>Faculty of Information & Communication Technology<br>University of Malta</span></p></div></div></div></div></blockquote></div><p class="MsoNormal" style="margin-left:4.8pt">Web. <a href="https://www.um.edu.mt/profile/etiennedepasquale" target="_blank">https://www.um.edu.mt/profile/etiennedepasquale</a></p><p class="MsoNormal"><u></u> <u></u></p></div></div></blockquote></div>